TSMC ogłosiło opracowanie nowej generacji technologii Compact Universal Photonic Engine (COUPE), która będzie wspierać „gwałtowny rozwój” transmisji danych związany z „boomem sztucznej inteligencji”.
3ZOBACZ GALERIĘ – 3 ZDJĘCIA
Advertisement
Tajwańska firma Semiconductor Manufacturing Company (TSMC) zaprezentowała swój najnowszy proces produkcji półprzewodników, zaawansowane opakowania i technologie układów scalonych 3D na potrzeby nowej generacji innowacji AI pod przewodnictwem krzemu podczas Sympozjum Technologicznego Ameryki Północnej 2024 organizowanego przez TSMC.
Podczas wydarzenia firma TSMC zaprezentowała nową technologię A16, która obejmuje wiodące w branży tranzystory nanoarkuszowe z innowacyjnym rozwiązaniem tylnej szyny zasilającej do produkcji w 2026 r., charakteryzujące się „znacznie poprawioną gęstością logiczną i wydajnością”. TSMC wprowadziło także nową technologię System-on-Wafer (TSMC-SoW), która jest innowacyjnym rozwiązaniem zapewniającym „rewolucyjną wydajność na poziomie płytek” w odpowiedzi na przyszłe wymagania sztucznej inteligencji dla hiperskalerowych centrów danych.
Technologia COUPE nowej generacji wykorzystuje technologię układania chipów SoIC-X do układania matrycy elektrycznej na matrycy fotonicznej, co według TSMC zapewnia najniższą impedancję na styku matrycy i wyższą efektywność energetyczną niż konwencjonalne metody układania w stosy.
3TSMC twierdzi, że planuje zakwalifikować COUPE do wtyczek Small Form Factor w 2025 r., a następnie w 2026 r. nastąpi integracja z opakowaniami CoWoS jako optyka co-packaged (CPO), wprowadzając połączenia optyczne bezpośrednio do opakowania.
Advertisement
TSMC wyjaśniło w swoim komunikacie prasowym: „TSMC opracowuje technologię Compact Universal Photonic Engine (COUPE™), aby wspierać gwałtowny wzrost transmisji danych, który towarzyszy boomowi na sztuczną inteligencję. COUPE wykorzystuje technologię układania chipów SoIC-X do układania matrycy elektrycznej na matrycy fotonicznej, oferując najniższą impedancję na styku matrycy i wyższą efektywność energetyczną niż konwencjonalne metody układania w stosy. TSMC planuje zakwalifikować COUPE do wtyczek Small Form Factor w 2025 r., a następnie zintegrować je z opakowaniami CoWoS jako współprodukt. optyki pakowanej (CPO) w 2026 r., wprowadzając połączenia optyczne bezpośrednio do pakietu”.
TSMC zażartowało również, że pracuje nad nową technologią, która zapewni zasilanie chipom z tylnej części samych chipów, przyspieszając chipy AI i inne procesory w roku 2026 i później. Intel dysponuje podobną technologią, która będzie jedną z jego głównych przewag nad konkurencją, a TSMC przygotowuje się do zapewnienia konkurentowi zasilania z tyłu.