SKハイニックス、米国の先進的な包装工場に「大きな期待」

SKハイニックスは、HBMおよび先端パッケージング市場での完全な世界制覇を目指しており、米国アリゾナに拠点を置く新工場は、今後数年間で米国本土でのオールシステム稼働に向けて準備を進めている。

ギャラリーを見る – 2 枚の画像

先週SKハイニックス自身のブログに掲載されたインタビューの中で、SKハイニックスのパッケージおよびテスト部門を担当する副社長、チェ・ウジン氏は次のように述べた。パッケージ＆テスト（P&T）技術は、半導体の主導権争いにおいて重要な要素になりつつある」。

Choi 氏は、過去 30 年間にわたりチップメモリパッケージングの研究開発を実施し、主導してきたパッケージングの専門家です。彼が運営する SK ハイニックスの P&T 部門は、ウェーハが製品にパッケージングされテストされるバックエンドプロセスを担当しています。顧客の厳しい要求に確実に応えます。

半導体パッケージングの世界は HBM の最も重要な部分の 1 つであり、AI GPU の重要な部分です。パッケージングは伝統的にチップを電気的に接続し、外部の衝撃から保護するために使用されてきました。 Choi 氏は、差別化された製品性能を実現するにはパッケージング技術が不可欠であると強調しました。彼は言った： “AI時代において、SKハイニックスは、さまざまな機能、サイズ、形状、電力効率など、顧客が求める多様な側面を備えたシグネチャメモリに注力しています。」。

チョイ氏が語ったのは現在だけではなく、将来のことでした。SK ハイニックスの副社長は、AI GPU とそれに必要な DRAM (HBM3、HBM3E、HBM4 など) の飽くなき需要に対する同社の迅速な対応を強調しました。これは、より多くの費用をかけずに生産能力を高めるために、シリコン貫通ビア (TSV) パッケージングラインを迅速に導入することを意味しました。

SK ハイニックスは、TSV やマスリフロー成形アンダーフィル (MR-MUF) などの独自技術を進歩させることにより、韓国企業が HBM の性能を向上させたと指摘しています。 Choi氏はまた、SKハイニックスがチップレット4やハイブリッドボンディングを含む複数の次世代パッケージング技術に取り組んでいることをからかった。

TSV は、単一の DRAM チップの厚さを最大 40% 削減し、16 ギガバイト製品と同じスタック高レベルに達します。 MR-MUF技術は、下部基板上に複数のチップを配置し、リフローにより一度に接合し、同時にチップ間の隙間をモールド材料で埋めることができます。

崔氏はこう付け加えた。この工場が完全に稼働すれば、同社の AI メモリ技術とビジネスのリーダーシップの強化に大きく貢献することが期待されます。短期的には、国内の生産能力を強化してHBMの需要に対応するとともに、グローバル拠点を活用して収益性を最大化する予定です。長期的には、現在 HBM にとって不可欠な技術となっている MR-MUF のような、より革新的なパッケージング技術を確保することを目指しています。」。