TSMC ha annunciato lo sviluppo della tecnologia COUPE (Compact Universal Photonic Engine) di prossima generazione, che supporterà la “crescita esplosiva” nella trasmissione dei dati associata al “boom dell’intelligenza artificiale”.
3VISUALIZZA GALLERIA – 3 IMMAGINI
Taiwan Semiconductor Manufacturing Company (TSMC) ha presentato il suo nuovissimo processo per semiconduttori, packaging avanzato e tecnologie IC 3D per la prossima generazione di innovazioni IA con leadership nel silicio al Simposio tecnologico del Nord America del 2024 di TSMC.
Durante l'evento, TSMC ha presentato la sua nuova tecnologia A16, che racchiude transistor nanosheet leader del settore con un'innovativa soluzione backside power rail per la produzione nel 2026, con “densità logica e prestazioni notevolmente migliorate”. TSMC ha inoltre introdotto la sua nuova tecnologia System-on-Wafer (TSMC-SoW), una soluzione innovativa che offre “prestazioni rivoluzionarie a livello di wafer” nell'affrontare i futuri requisiti di intelligenza artificiale per i data center hyperscaler.
Advertisement
La tecnologia COUPE di nuova generazione utilizza la tecnologia di impilamento dei chip SoIC-X per impilare un die elettrico sopra un die fotonico, che secondo TSMC offrirà l'impedenza più bassa sull'interfaccia die-to-die e una maggiore efficienza energetica rispetto ai metodi di impilamento convenzionali.
3TSMC afferma di avere in programma di qualificare COUPE per i pluggable con fattore di forma ridotto nel 2025, a cui seguirà l'integrazione nel packaging CoWoS come ottica co-confezionata (CPO) nel 2026, portando le connessioni ottiche direttamente nel pacchetto.
Advertisement
TSMC ha spiegato nel suo comunicato stampa: “TSMC sta sviluppando la tecnologia Compact Universal Photonic Engine (COUPE™) per supportare la crescita esplosiva nella trasmissione dei dati che accompagna il boom dell'intelligenza artificiale. COUPE utilizza la tecnologia di impilamento dei chip SoIC-X per impilare un die elettrico sopra di un die fotonico, che offre l'impedenza più bassa all'interfaccia die-to-die e una maggiore efficienza energetica rispetto ai metodi di impilamento convenzionali TSMC prevede di qualificare COUPE per i pluggable con fattore di forma ridotto nel 2025, seguita dall'integrazione nel packaging CoWoS come ottica co-confezionata. (CPO) nel 2026, portando le connessioni ottiche direttamente nel pacchetto”.
TSMC ha anche anticipato che sta lavorando su una nuova tecnologia che fornirebbe energia ai chip dalla parte posteriore dei chip stessi, accelerando i chip AI e altri processori nel 2026 e oltre. Intel ha una tecnologia simile che sarà uno dei suoi principali vantaggi rispetto ai suoi concorrenti e TSMC si sta preparando per fornire un concorrente con erogazione di potenza posteriore.