TSMC a annoncé le développement de la technologie de moteur photonique universel compact (COUPE) de nouvelle génération, qui soutiendra la « croissance explosive » de la transmission de données associée au « boom de l'IA ».
3VOIR LA GALERIE – 3 IMAGES
Advertisement
Lors du Symposium technologique nord-américain 2024 de TSMC, Taiwan Semiconductor Manufacturing Company (TSMC) a dévoilé son tout nouveau processus de semi-conducteur, son packaging avancé et ses technologies de circuits intégrés 3D pour la prochaine génération d'innovations en IA avec le leadership du silicium.
Lors de l'événement, TSMC a dévoilé sa nouvelle technologie A16, qui intègre des transistors à nanofeuilles de pointe avec une solution innovante de rail d'alimentation arrière pour une production en 2026, avec « une densité logique et des performances considérablement améliorées ». TSMC a également présenté sa nouvelle technologie System-on-Wafer (TSMC-SoW), une solution innovante qui offre « des performances révolutionnaires au niveau de la tranche » pour répondre aux futures exigences d'IA des centres de données hyperscalers.
La technologie COUPE de nouvelle génération utilise la technologie d'empilement de puces SoIC-X pour empiler une puce électrique sur une puce photonique, qui, selon TSMC, offrira l'impédance la plus faible à l'interface puce à puce et une efficacité énergétique supérieure à celle des méthodes d'empilement conventionnelles.
3TSMC indique qu'il prévoit de qualifier COUPE pour les produits enfichables à petit facteur de forme en 2025, ce qui sera suivi d'une intégration dans le boîtier CoWoS en tant qu'optique co-packagée (CPO) en 2026, apportant des connexions optiques directement dans le boîtier.
Advertisement
TSMC a expliqué dans son communiqué de presse : « TSMC développe la technologie Compact Universal Photonic Engine (COUPE™) pour prendre en charge la croissance explosive de la transmission de données qui accompagne le boom de l'IA. COUPE utilise la technologie d'empilement de puces SoIC-X pour empiler une puce électrique sur le dessus. d'une puce photonique, offrant l'impédance la plus faible à l'interface puce à puce et une efficacité énergétique supérieure à celle des méthodes d'empilement conventionnelles. TSMC prévoit de qualifier COUPE pour les produits enfichables à petit facteur de forme en 2025, suivi d'une intégration dans le boîtier CoWoS en tant qu'optique co-packagée. (CPO) en 2026, en intégrant les connexions optiques directement dans le boîtier ».
TSMC a également déclaré qu'il travaillait sur une nouvelle technologie qui alimenterait les puces depuis l'arrière des puces elles-mêmes, accélérant ainsi les puces IA et autres processeurs en 2026 et au-delà. Intel dispose d'une technologie similaire qui constituera l'un de ses principaux avantages par rapport à ses concurrents, et TSMC se prépare à proposer à un concurrent une alimentation électrique arrière.