utilise 93 % de la pile CCD, pas d'amélioration des performances, mais crucial

TL;DR : Le processeur Ryzen 7 9800X3D d'AMD est doté d'une épaisse couche de silicium factice, utilisant 93 % de la pile CCD, qui est non fonctionnelle mais nécessaire à la stabilité. Le chiplet 3D est désormais positionné sous le CCD, contrairement aux modèles précédents. L'épaisse couche de silicium fournit un support structurel et une protection au processeur.

Le nouveau processeur Ryzen 7 9800X3D d'AMD est doté d'un silicium factice épais qui utilise 93 % de la pile CCD, n'offre aucun avantage en termes de performances et est totalement non fonctionnel, mais il est nécessaire pour la stabilité.

Sur les processeurs x3D précédents, le chipset 3D était empilé au-dessus du CCD (Core Complex Die), ce qui permettait aux cœurs d'accéder directement au pool de mémoire cache L3 supplémentaire, mais AMD a déplacé le chiplet 3D sous le CCD pour le nouveau Ryzen 7 9800X3D. .

Lors d'un récent démontage du 9800X3D, Tom Wassisk a analysé le CCD du 9800X3D et a découvert que la majeure partie du silicium qu'il contient est… plutôt inutile. Les couches de silicium CCD et SRAM mesurent respectivement 7,2 µm et 6 µm, la pile totale de puces et les interconnexions, etc. ne mesurant que 40 à 45 µm.

Inarticle Horizontal

Le CCD total a une épaisseur d'environ 800 µm, laissant 750 µm de couches de silicium… la couche épaisse ne comporte aucune partie fonctionnelle, collant à la pile afin d'améliorer le support structurel, offrant ainsi plus de protection à ce précieux processeur 9800X3D.

Voici ce que Tom avait à dire :

  • Le CCD et la SRAM sont tous deux amincis (inférieurs à 10 µm), donc un oxyde de Si  » factice épais est lié à la pile.
  • La zone SRAM Si est plus grande que celle du CCD – il y a un « bord d'oxyde » de 50 um pour le CCD
  • Comme pour la 2ème génération, les BPV se terminent sur l'Al du CCD
  • J'ai seulement vu un espacement TSV à TSV de 15 um dans la vue
  • Les BEOL pour les 2 puces sont plus épais que le silicium restant de chaque puce
  • La liaison factice d'oxyde de Si semble plus fine…
  • Avec les BEOL inclus, la pile de puces a une épaisseur d'environ 40 à 45 um
  • La pile totale est proche de 800, donc les 750 restants sont le Si factice au-dessus

Autres résultats du démontage du 9800X3D :

  • Épaisseur SRAM Si : 6 um
  • Épaisseur du CCD Si : 7,2 um
  • Isolant entre dalle CCD & Si : 425 nm, 2 matériaux distincts
  • Voir les pitchs TSV 10 um et 19 um
  • Foret TSV 2 um, diamètre Cu 1,5 um
  • 14 niveaux Cu + Al pour SRAM
  • 18 niveaux Cu + Al pour CCD
Inarticle Horizontal