SK hynix vient d'annoncer son intention de développer une DRAM 4F2 (carrée), rejoignant ainsi son rival sud-coréen Samsung et son voyage dans le monde de la DRAM 3D.
2VOIR LA GALERIE – 2 IMAGES
Le coût des processus EUV (lithographie extrême) a continué de monter en flèche depuis la commercialisation de la DRAM 1c, a noté le chercheur de SK hynix Seo Jae Wook lors d'une conférence industrielle à Séoul, en Corée du Sud, lundi.
Selon le journal Elec, Seo a déclaré à l'époque si la fabrication de DRAM de cette manière (en utilisant EUV) était rentable, et en réponse, SK hynix a déclaré qu'il envisageait de fabriquer une grille verticale (VG) ou une DRAM 3D pour les futures DRAM. VG est ce que SK hynix appelle en interne 4F2, tandis que Samsung appelle le sien transistor à canal vertical (VCT).
La nouvelle aventure de SK hynix dans le domaine de la 4F2 est une structure de réseau de cellules très étudiée dans laquelle les transistors sont empilés verticalement, également appelée DRAM 3D. Tout est empilé verticalement : la source, la grille, le drain et le condensateur sont empilés verticalement, tandis que la ligne de mots est connectée à la grille et le lien de bits est connecté à la source.
Le fait d'avoir une matrice de cellules de cette manière permet de réduire la surface de la puce de 30 % par rapport à la DRAM 6F2. Des sources ont indiqué à The Elec que Samsung et SK hynix envisageaient d'utiliser la 4F2 avec la DRAM dans le nœud 10 nm et moins. Seo de SK hynix a déclaré qu'avec la DRAM VG ou 3D, le processus peut être conçu pour réduire de moitié le coût des processus EUV, ce qui est une énorme affaire.